Implémentation et Améliorations

Dans un premier temps, nous avons définit et décrit l'UC en VHDL, nous n'avons cherché qu'à optimiser le nombre de cellules et la valeur du chemin critique¹⁷. Mais l'évaluation du temps de traversée de certains modules de l'UT a révélé qu'il nous fallait changer de technologie.

C'est ainsi que nous avons pécisé à Synopsys d'utiliser une autre technologie: HCMOS, pour ainsi répondre à la contrainte de temps.